[알파경제=김영택 기자] SK하이닉스가 7세대 고대역폭메모리(HBM4E)부터 ‘하이브리드 본딩’ 기술을 적용할 계획이다.
이는 D램 칩 위아래를 구리로 직접 연결하는 혁신적인 기술로, 현재 HBM에 사용되는 마이크로 범프와 접합 소재를 대체할 전망이다.
이강욱 SK하이닉스 (KS:[000660](/equities/sk-hynix-inc)) 부사장은 부산에서 열린 한국마이크로전자및패키징학회 국제학술대회 ‘ISMP-IRSP 2024’에서 이 같은 HBM 패키징 로드맵을 공개했다.
이번 발표는 SK하이닉스의 하이브리드 본딩 기술 적용 시점을 구체화한 첫 사례로 주목받고 있다.
이 부사장은 “HBM 패키지 높이 증가로 D램 적층 간격 축소가 필요하며, 열 관리를 위해서도 하이브리드 본딩 방식으로의 전환이 불가피하다”고 설명했다.
HBM4부터 패키지 높이가 720마이크로미터(㎛)에서 775㎛로 증가함에 따라, HBM4E부터는 새로운 패키징 공정이 요구된다. 이는 D램 간 간격 최소화와 열 관리 능력 개선을 위한 조치다.
현재 SK하이닉스는 HBM 적층에 매스리플로우-몰디드언더필(MR-MUF) 방식을 사용 중이다.
이는 D램을 마이크로 범프로 연결해 쌓은 후 빈 공간을 액상의 언더필 소재로 채우는 방식이다.
반면 하이브리드 본딩은 실리콘관통전극(TSV)의 구리를 직접 연결하여 마이크로 범프와 언더필 소재를 제거한다.
이로 인해 D램 간 간격 최소화, 신호 전달 속도 향상, 열 관리 효율성 증대 등의 이점을 얻을 수 있다.
이 부사장은 하이브리드 본딩 기술 구현을 위해 해결해야 할 과제들을 언급하면서도, HBM3 12단 테스트에서 얻은 긍정적인 결과를 바탕으로 자신감을 표명했다.
더 나아가, 8세대 HBM인 ‘HBM5’부터는 완전한 하이브리드 본딩 체제로의 전환이 예상된다.
또, 3차원(3D) 패키징 도입 가능성도 제기됐다.
현재의 2.5D 패키징에서 프로세서 위에 HBM을 쌓는 3D 패키징으로의 전환은 실리콘 인터포저와 기판 등 패키징 구성 요소의 대대적인 변화를 수반할 것으로 전망된다.